<bdo id="ks4iu"><del id="ks4iu"></del></bdo>
  • 
    <pre id="ks4iu"></pre>
  • <bdo id="ks4iu"><del id="ks4iu"></del></bdo>
    <input id="ks4iu"><em id="ks4iu"></em></input>
    
    
  • <center id="ks4iu"><cite id="ks4iu"></cite></center>
  • 首頁 > 智能家居 >

    【時快訊】ddr2和ddr3的區別能不能一起用_ddr2和ddr3的區別

    隨著社會越來越發達,大家都選擇在網絡上汲取相關知識內容,比如ddr2和ddr3的區別能不能一起用_ddr2和ddr3的區別,為了更好的解答大家的問題,小編也是翻閱整理了相應內容,下面就一起來看一下吧!

    1、DDR3與DDR2的不同之處 邏輯Bank數量 DDR2 SDRAM中有4Bank和8Bank的設計,目的就是為了應對未來大容量芯片的需求。

    2、而DDR3很可能將從2Gb容量起步,因此起始的邏輯Bank就是8個,另外還為未來的16個邏輯Bank做好了準備。


    (資料圖片)

    3、 2、封裝(Packages) DDR3由于新增了一些功能,所以在引腳方面會有所增加,8bit芯片采用78球FBGA封裝,16bit芯片采用96球FBGA封裝,而DDR2則有60/68/84球FBGA封裝三種規格。

    4、并且DDR3必須是綠色封裝,不能含有任何有害物質。

    5、 3、突發長度(BL,Burst Length) 由于DDR3的預取為8bit,所以突發傳輸周期(BL,Burst Length)也固定為8,而對于DDR2和早期的DDR架構的系統,BL=4也是常用的,DDR3為此增加了一個4-bit Burst Chop(突發突變)模式,即由一個BL=4的讀取操作加上一個BL=4的寫入操作來合成一個BL=8的數據突發傳輸,屆時可通過A12地址線來控制這一突發模式。

    6、而且需要指出的是,任何突發中斷操作都將在DDR3內存中予以禁止,且不予支持,取而代之的是更靈活的突發傳輸控制(如4bit順序突發)。

    7、 3、尋址時序(Timing) 就像DDR2從DDR轉變而來后延遲周期數增加一樣,DDR3的CL周期也將比DDR2有所提高。

    8、DDR2的CL范圍一般在2至5之間,而DDR3則在5至11之間,且附加延遲(AL)的設計也有所變化。

    9、DDR2時AL的范圍是0至4,而DDR3時AL有三種選項,分別是0、CL-1和CL-2。

    10、另外,DDR3還新增加了一個時序參數——寫入延遲(CWD),這一參數將根據具體的工作頻率而定。

    11、 4、新增功能——重置(Reset) 重置是DDR3新增的一項重要功能,并為此專門準備了一個引腳。

    12、DRAM業界已經很早以前就要求增這一功能,如今終于在DDR3身上實現。

    13、這一引腳將使DDR3的初始化處理變得簡單。

    14、當Reset命令有效時,DDR3內存將停止所有的操作,并切換至最少量活動的狀態,以節約電力。

    15、在Reset期間,DDR3內存將關閉內在的大部分功能,所以有數據接收與發送器都將關閉。

    16、所有內部的程序裝置將復位,DLL(延遲鎖相環路)與時鐘電路將停止工作,而且不理睬數據總線上的任何動靜。

    17、這樣一來,將使DDR3達到最節省電力的目的。

    18、 5、新增功能——ZQ校準 ZQ也是一個新增的腳,在這個引腳上接有一個240歐姆的低公差參考電阻。

    19、這個引腳通過一個命令集,通過片上校準引擎(ODCE,On-Die Calibration Engine)來自動校驗數據輸出驅動器導通電阻與ODT的終結電阻值。

    20、當系統發出這一指令之后,將用相應的時鐘周期(在加電與初始化之后用512個時鐘周期,在退出自刷新操作后用256時鐘周期、在其他情況下用64個時鐘周期)對導通電阻和ODT電阻進行重新校準。

    21、 6、參考電壓分成兩個 對于內存系統工作非常重要的參考電壓信號VREF,在DDR3系統中將分為兩個信號。

    22、一個是為命令與地址信號服務的VREFCA,另一個是為數據總線服務的VREFDQ,它將有效的提高系統數據總線的信噪等級。

    23、 7、根據溫度自動自刷新(SRT,Self-Refresh Temperature) 為了保證所保存的數據不丟失,DRAM必須定時進行刷新,DDR3也不例外。

    24、不過,為了最大的節省電力,DDR3采用了一種新型的自動自刷新設計(ASR,Automatic Self-Refresh)。

    25、當開始ASR之后,將通過一個內置于DRAM芯片的溫度傳感器來控制刷新的頻率,因為刷新頻率高的話,消電就大,溫度也隨之升高。

    26、而溫度傳感器則在保證數據不丟失的情況下,盡量減少刷新頻率,降低工作溫度。

    27、不過DDR3的ASR是可選設計,并不見得市場上的DDR3內存都支持這一功能,因此還有一個附加的功能就是自刷新溫度范圍(SRT,Self-Refresh Temperature)。

    28、通過模式寄存器,可以選擇兩個溫度范圍,一個是普通的的溫度范圍(例如0℃至85℃),另一個是擴展溫度范圍,比如最高到95℃。

    29、對于DRAM內部設定的這兩種溫度范圍,DRAM將以恒定的頻率和電流進行刷新操作。

    30、 8、局部自刷新(RASR,Partial Array Self-Refresh) 這是DDR3的一個可選項,通過這一功能,DDR3內存芯片可以只刷新部分邏輯Bank,而不是全部刷新,從而最大限度的減少因自刷新產生的電力消耗。

    31、這一點與移動型內存(Mobile DRAM)的設計很相似。

    32、 9、點對點連接(P2P,Point-to-Point) 這是為了提高系統性能而進行了重要改動,也是與DDR2系統的一個關鍵區別。

    33、在DDR3系統中,一個內存控制器將只與一個內存通道打交道,而且這個內存通道只能一個插槽。

    34、因此內存控制器與DDR3內存模組之間是點對點(P2P,Point-to-Point)的關系(單物理Bank的模組),或者是點對雙點(P22P,Point-to-two-Point)的關系(雙物理Bank的模組),從而大大減輕了地址/命令/控制與數據總線的負載。

    35、而在內存模組方面,與DDR2的類別相類似,也有標準DIMM(臺式PC)、SO-DIMM/Micro-DIMM(筆記本電腦)、FB-DIMM2(服務器)之分,其中第二代FB-DIMM將采用規格更高的AMB2(高級內存緩沖器)。

    36、不過目前有關DDR3內存模組的標準制定工作剛開始,引腳設計還沒有最終確定。

    37、 除了以上9點之外,DDR3還在功耗管理,多用途寄存器方面有新的設計,但由于仍入于討論階段,且并不是太重要的功能,在此就不詳細介紹了。

    本文到此分享完畢,希望對大家有所幫助。

    責任編輯:Rex_23

    關鍵詞:
    推薦閱讀
    欧美国产在线一区,免费看成年视频网页,国产亚洲福利精品一区,亚洲一区二区约美女探花
    <bdo id="ks4iu"><del id="ks4iu"></del></bdo>
  • 
    <pre id="ks4iu"></pre>
  • <bdo id="ks4iu"><del id="ks4iu"></del></bdo>
    <input id="ks4iu"><em id="ks4iu"></em></input>
    
    
  • <center id="ks4iu"><cite id="ks4iu"></cite></center>
  • 主站蜘蛛池模板: 香蕉在线精品一区二区| 久久天天躁夜夜躁狠狠躁2020| a级**毛片看久久| 精品一二三四区| 小雪校花的好大的奶好爽| 国产三级免费电影| 久久久精品2019中文字幕之3| 香蕉视频a级片| 日韩av无码一区二区三区| 欧美乱妇高清无乱码在线观看| 国内精品久久久久国产盗摄 | 亚洲国产日韩在线人成下载| 888米奇在线视频四色| 欧美重口另类在线播放二区| 国产精品美女www爽爽爽视频| 国产一级视频免费| 久久久免费精品re6| 色爱无码av综合区| 成年片人免费www| 午夜福利啪啪片| www色在线观看| 玉蒲团2之玉女心经| 国内精品18videosex性欧美| 亚洲午夜一区二区电影院| 人人澡人人澡人人看| 日韩精品免费电影| 国产一区在线电影| 一本色道久久hezyo无码| 男人边吃奶边做性视频| 国产高清在线不卡| 亚洲а∨天堂久久精品| 麻豆一区二区99久久久久| 污污网站免费下载| 国产精品无码无卡在线播放| 亚洲av无码兔费综合| 青青青国产精品一区二区| 成人亚洲网站www在线观看| 人人妻人人玩人人澡人人爽| 2021天天干| 日韩国产精品99久久久久久| 啦啦啦在线观看视频直播免费|